IMEC聚合物共封装光学(CPO)！
2025/6/18 10:04:26
近日，比利时根特大学（Ghent University）与比利时微电子研究中心（imec）联合研究团队，发表了一项创新研究，宣布他们成功研发出一种低损耗、高密度的聚合物波导与硅光子芯片集成方案。这种先进的光互连技术，可以显著提升芯片封装内光信号的耦合效率，有望推动高性能计算与人工智能应用中光通信技术的全面升级。该工作以“Low-loss integration of high-density polymer waveguides with silicon photonics for co-packaged optics”为题，发表在《Optica》2025年6月刊上。
光通信迫切变革，聚合物波导成为新宠
随着高性能计算（HPC）与人工智能（AI）应用的迅猛发展，全球数据传输需求呈指数级上升。传统可插拔光�？椋╬luggable optics）已难以满足未来数据中心对带宽密度、功耗与延迟的严苛要求。因此，共封装光学（co-packaged optics, CPO）技术应运而生，它将光学与电子组件异构集成在同一个封装内，有效缩短电连接距离，提升系统能效，成为未来网络架构革新的核心驱动力。
在这一背景下，研究团队提出了一种新颖的异质集成策略：通过渐变耦合（adiabatic coupling）将芯片级的氮化硅（SiN）波导与封装级的聚合物光波导有机结合，实现宽带、低损耗、偏振无关的高密度光输入/输出（I/O）互连。这一设计不仅提升了光子芯片与光纤之间的耦合效率，还为芯片与芯片之间的高速互联提供了坚实基础。
图1. 概念示意图
双轨方案：面上光刻与倒装键合齐头并进
研究中，团队分别开发了两种SiN-to-聚合物波导的集成方式：
-
面上光刻（lithography approach）：直接在光子芯片表面使用标准光刻技术图案化聚合物波导。这一方案与“芯片先嵌入”的扇出型晶圆级封装（fan-out wafer-level packaging, FOWLP）高度兼容，适合大规模集成。
-
倒装键合（flip-chip bonding）：将预制的聚合物波导结构翻转并粘接至硅光芯片上。这种方式可与传统微焊球或铜柱的键合工艺兼容，适用于多芯片堆叠结构。
无论哪种方式，都采用了精心设计的SiN渐变波导结构，基于“Mono”方法优化相位匹配条件，以实现高效耦合。实验结果显示，在O波段（约1310 nm）下，两种集成方式的耦合损耗均接近1 dB，并支持TE与TM双偏振光，整体偏振相关损耗低于0.8 dB，显示出优异的宽带性能与稳定性。
图2. 两种方案示意图
实验验证：插入损耗低至2 dB，媲美商业级光�？�
研究团队采用多项先进技术验证所提方案的性能。例如，在面上光刻方案中，通过切割-回退法（cut-back analysis）测得聚合物波导本身的传播损耗仅为0.43–0.48 dB/cm，端面耦合损耗控制在1 dB以内。更重要的是，包含两个渐变耦合过程的“功能测试结构”中，总插入损耗控制在2 dB以内，且无需使用特殊光纤，仅采用标准单模光纤即可完成耦合。
相比之下，倒装键合方案虽面临因晶圆翘曲导致的粘接误差与工艺波动，但仍可达到与面上光刻接近的性能水平。模拟显示，垂直方向上仅0.3–0.4 µm的偏差就可能引入3 dB的附加损耗，而侧向容差更大，1.2 µm偏差仅带来约1 dB的损耗。这表明在更小尺寸芯片中实施该方案将具备更高的可靠性与可重复性。
工艺兼容性与未来前景：向CPO与光计算全面迈进
从材料体系来看，团队选择了EpoCore 5与EpoClad 20作为聚合物波导的芯层与包层材料，其折射率差仅为0.008，在维持单模传播的同时，提供了良好的模场对称性与低损耗传播特性。此外，通过优化聚合物波导结构设计（4 µm × 5.7 µm），实现了约6 µm的模场直径，与标准单模光纤高度匹配，极大降低了耦合损耗。
更值得关注的是，该项技术具备高度的产业兼容性。聚合物波导可作为光学重新分布层（ORDL）集成于传统封装流程中，与后端金属互连（BEOL）工艺无缝衔接，为光电混合集成提供了可靠支撑。研究指出，未来还可引入多光子聚合（2PP）或直接激光写入等先进微纳加工技术，进一步增强在复杂三维封装结构中的可行性。
| 上一篇：东京大学成功在可见光照... | 下一篇：泰瑞达与昂科技术达成战... |
声明：本网站部分文章转载自网络，转发仅为更大范围传播。 转载文章版权归原作者所有，如有异议，请联系我们修改或删除。联系邮箱：lynnw@actintl.com.hk
粤公网安备 44030402004706号