IBM拟2029年推出全球首台容错量子计算机，可执行1亿次运算，场地建设已启动
2025/6/16 10:26:55
2025 年 4 月底， IBM 宣布，计划在未来 5 年内在美国投资 1500 亿美元，以推动经济发展并巩固其作为全球计算领域领导者的地位。该计划包括超过 300 亿美元的研发投入，用于推进 IBM 在美国的大型机和量子计算机的制造。IBM 还计划运营世界上最大的量子计算机系统机群，并将继续在美国设计、制造和组装量子计算机。
自 2020 年以来，IBM 一直在推进其量子路线图，规划出实现实用量子计算所需的步骤。近日，IBM 公布详细计划，拟于 2028 年前建造具备纠错能力的量子计算机，预计运算能力将比当前的量子计算机高出 2 万倍，并计划在 2029 年通过云服务向用户开放。
这台名为“Starling”（星椋鸟）的量子计算机将由�？榛绻钩�——每个�？榘嘧樾酒渴鹩谂υ贾莶ɑ瘴魇行陆ǖ氖葜行哪�。“我们已启动场地建设。”IBM 量子计划副总裁 Jay Gambetta 透露，他用鸟类名称命名了该项目中的大部分事务。
图 | IBM 量子发展路线图（来源：IBM）
量子纠错与容错
当今的量子计算机具有解决传统超级计算机无法处理的复杂问题的潜力，但尚未具备广泛的实际能力。根本限制在于难以纠正的高错误率，阻碍了复杂的量子算法大规模运行。
量子计算机的误差主要源于硬件操作时的串扰——当对某个量子比特进行操作时，可能意外改变相邻无关量子比特的状态，这类误差会随时间累积。若无纠错机制，量子计算机将无法准确运行那些被视为其核心价值的复杂算法，如用于新材料和药物研发的精密化学模拟。量子计算机的纠错之所以成为工程难题，根源在于其独特的运算机制：传统计算机采用二进制（0 和 1）存储信息，而量子计算机使用量子比特（qubit），能同时处于 0 和 1 的叠加态。
量子纠错 (QEC) 使用专门的测量方法来检测编码量子比特中的错误。虽然它也是容错的核心机制，但 QEC 本身的作用有限。如果没有容错电路设计，操作过程中甚至在纠错过程中发生的错误都会扩散和累积，这使得 QEC 自身维护逻辑量子比特完整性的难度成倍增加。
容错量子计算（FTQC）不仅�；さジ黾扑懔孔颖忍孛馐艽砦蟮挠跋�，还能系统性地防止错误扩散。它通过采用巧妙的容错电路设计，并利用系统的噪声阈值（即系统能够处理并保持正常运行的最大错误级别）来实现这一点。实现 FTQC 的可靠性还需要更多的量子比特。
容错技术的研究可以追溯到几十年前。IBM 早在 20 世纪 90 年代末就开始致力于构建量子计算机，当时它与几所顶尖大学合作，构建了一台能够运行小型量子算法的 2 量子比特量子计算机。持续的基础研究最终促成了 IBM Quantum Experience 的推出，它以一台可通过云端访问的 5 量子比特超导量子计算机为特色。
2020 年，IBM 发布了首份量子路线图，其中详细介绍了该公司 27 量子比特 Falcon 处理器将于 2019 年上市，并概述了后续几年逐年增加量子比特数的计划。该路线图的最后部分预计在 2023 年开发一款专注于研究的处理器——1121 量子比特 Condor，但该处理器从未向公众开放。
图 | IBM 首个量子路线图
随着 IBM 不断扩展其量子比特数量，并探索纠错和缓解错误的方法，其研究人员逐渐意识到，单片处理器不足以实现容错量子计算的长期目标。因此需要在系统中设计模块化架构，以实现这项庞大而复杂的工程。
转向新架构
IBM 向模块化架构的转型最早出现在其 2022 年技术路线图中，当时宣布将于 2024 年推出名为 Crossbill 和 Flamingo 的多芯片处理器。Crossbill 是一款 408 量子比特处理器，首次实现了短程耦合技术的应用；而 Flamingo 作为1,386量子比特处理器，则开创性地采用了长程耦合方案。
耦合器在当前及未来容错量子计算机中具有关键作用，它们能在不增加芯片制造难度、成本与时间的前提下实现逻辑层面的量子比特扩展，同时赋予架构设计灵活性。
2023 年，IBM 的科学家取得重大突破，开发出基于 qLDPC 码（又称双变量自行车码/gross 码）的量子信息存储方案。该编码能将 12 个逻辑量子比特编码为 144 个物理量子比特，并辅以 144 个辅助量子比特，总计 288 个物理量子比特实现纠错功能。
在这之前，表面码（surface code）一直是超导量子计算的默认纠错方案，因其具备容忍高错误率、支持近邻耦合、同时防护比特翻转与相位翻转等优势。需特别指出的是，IBM 已验证 qLDPC 码的纠错效能与表面码相当，但二者带来的效益却有本质差异：虽然纠错性能持平，qLDPC 码仅需十分之一的物理量子比特即可实现同等功能。
在一篇最新发布于 arXiv 的论文中，IBM 详细阐述了一个模块化容错量子计算机的端到端严格框架，该框架基于其在 2024 年 Nature 杂志里程碑式论文中提出的双变量自行车码；同时，IBM 同步发布的第二篇论文，首次提出了一种精确、快速、紧凑且灵活的纠错解码器方案——这种解码器能够高效部署于 FPGA 或 ASIC 芯片，实现实时解码。
“这增强了 IBM 纠错方法的可信度。”英国量子计算初创公司 Riverlane 的解码主管 Neil Gillespie 评价称。
如今，IBM 量子技术已处于行业前沿。该公司通过云端和客户现场部署了多台量子计算机，其中多数配备了 156 量子比特的 Heron 处理器。据 IBM 官方披露，Heron 是其迄今为止性能最强大的量子处理器，目前不仅应用于 IBM Quantum System Two 系统，也广泛集成于其他量子计算平台。
节点规划
IBM 计划让 Starling 具备 200 个逻辑量子比特，能连续执行 1 亿次精确逻辑运算——现有量子计算机仅能实现数千次。Gambetta 宣称，这将实现前所未有的纠错规模，此前谷歌和亚马逊的演示仅涉及单芯片构建的单个逻辑量子比特，他称之为小型器件实验。
IBM 的研发路线图将分阶段推进 Starling 项目。2025 年，该公司计划在名为“潜鸟”（Loon）的芯片上验证纠错信息的稳定存储能力；2026 年，将建造兼具存储与计算功能的“笑翠鸟”（Kookaburra）�？�；到 2027 年底，计划将两个“笑翠鸟”模块连接成更大的量子计算机“凤头鹦鹉”（Cockatoo）。这些技术验证完成后，最终将通过连接约 100 个�？楣菇� Starling 系统。
IBM 的布局已延伸至 2029 年后。继 Starling 之后，该公司计划建造配备 2000 个逻辑量子比特的“蓝松鸦”（Blue Jay）量子计算机，预计可执行 10 亿次逻辑运算。
然而，目前尚不清楚 Starling 能否解决实际问题。部分专家认为，要运行任何实用算法，需要完成十亿次纠错后的逻辑操作。伊利诺伊大学厄巴纳-香槟分校物理学家 Wolfgang Pfaff 表示，“Starling 代表着一个有趣的过渡阶段，但这不太可能产生经济价值。”他研究量子计算硬件，曾获得IBM研究资助，但未参与 Starling 项目。
Pfaff 认为 Starling 的时间规划是可行的。他指出，“该设计基于实验和工程现实，他们提出的方案看起来相当有说服力。但构建量子计算机充满挑战，IBM 可能会因不可预见的技术难题而遭遇延期。”
| 上一篇：台积电+东京大学，成立... | 下一篇：我国首款千比特超导量子... |
声明：本网站部分文章转载自网络，转发仅为更大范围传播。 转载文章版权归原作者所有，如有异议，请联系我们修改或删除。联系邮箱：lynnw@actintl.com.hk
粤公网安备 44030402004706号