扩展5G和6G的III-V技术
2025/2/13 15:57:31 材料来源：ACT化合物半导体
将GaN HEMT和InP HBT升级到硅平台并将其与CMOS组件集成，可满足下一代高容量无线通信的要求
作者：Nadine Collaert，来自IMEC
随着时间的推移，越来越多的用户开始使用无线方式传输数据。为了让这一趋势持续下去，同时使数据传输更快、更高效，移动网络的所有者正在推出第五代无线技术基础设施，而且他们已经开始考虑之后的发展。
如今的5G网络能够达到10 Gbit/s的峰值数据传输速率。6G预计将于2030年开始部署，届时预计数据传输速率将高达100 Gbit/s。为了确保这一目标的实现，研究人员需要考虑很多因素。除了考虑如何容纳更多的数据和连接，还必须努力研究下一代无线通信将如何支持新的应用，如自动驾驶和全息呈现。
为了实现超高的数据传输速率，电信行业已经开始将无线信号转向更高的频率。虽然5G最初采用的是6 GHz以下的频段，但目前已经展示了针对28/39 GHz的产品。人们对5G网络中6-20 GHz范围内的FR3频段也越来越感兴趣，因为这些频段在覆盖范围和容量之间实现了很好的平衡。对于6G，目前正在讨论100 GHz以上的频率。
向更高频率发展有很多好处。最重要的好处之一是引入了新的频段，从而解决了现有频段内频谱稀缺的问题。另一个优点是，工作频率越高，就越容易获得更宽的带宽。除上述优点外，100 GHz以上的频率和高达30 GHz的带宽相结合，原则上允许电信运营商在无线数据链路中使用低阶调制方案。这反过来又降低了功耗。
更高的频率还能带来更短波长的优势。由于天线阵列的大小与波长的平方成正比，因此频率越高，天线阵列的密度就越大。这有助于实现更好的波束成形，这种技术可确保更大比例的传输能量到达预定接收器。
向更高频率发展并非没有挑战。如今，CMOS是制造发射器和接收器关键部件的首选技术，包括前端�？槟谟糜谙蛱煜叻⑺蜕淦敌藕呕虼犹煜叻⑺蜕淦敌藕诺墓β史糯笃�。随着工作频率的增加，基于CMOS的功率放大器很难以足够高的效率提供所需的输出功率。
这正是氮化镓（GaN）和磷化铟（InP）等技术发挥作用的地方。由于其出色的材料特性，这些III-V族有更大的机会在高工作频率下提供所需的输出功率和效率。例如，氮化镓将高电流密度、高电子迁移率和高击穿电压结合在一起。高功率密度还可实现小外形尺寸，从而在保持性能的同时缩小整个系统的尺寸。
超越CMOS
在国际知名的微电子中心imec，我们一直在考虑III-V技术在未来无线基础设施中的应用机会，以及最适合这一发展的器件架构。我们的工作包括建立模型，比较在140 GHz频率下工作的三种不同功率放大器的性能：完全CMOS；结合SiGe HBT的CMOS波束成形器；以及InP HBT。就输出功率（超过20 dBm）和能效（20%至30%）而言，后者明显胜出。值得注意的是，我们的建�；瓜允荆杂贗nP来说，相对较少的天线就能达到能效的最佳点。当空间有限时，比如移动设备，这是一项重要的优势。
我们团队的其他建模结果表明，在较低的毫米波频率下，氮化镓表现出优异的性能。在28 GHz和39 GHz下，硅基氮化镓HEMT在输出功率和能效方面均优于CMOS器件和砷化镓HEMT。氮化镓的优越性体现在两个不同的应用案例中：固定无线接入，有16个天线；以及具有4个天线的用户设备。
III-V器件的致命弱点是集成的成本和复杂性——氮化镓和磷化铟器件技术还不能完全与基于CMOS的技术竞争。III-V族器件往往在小型且昂贵的非硅衬底上生产，并且依赖不太适合大批量制造的工艺。
在200毫米或300毫米硅晶片上集成III-V器件是一条令人振奋的前进之路。这种方法有望在保持卓越射频性能的同时实现整体优化。硅衬底不仅成本更低，而且为与CMOS兼容的加工工艺打开了大门，从而实现了大规模生产。
在硅平台上集成GaN和InP远非易事。它需要新的晶体管和电路设计方法、新的材料和不同的制造技术。其中一个主要挑战涉及III-V与硅的大晶格失配：InP为8%，GaN为17%。这些显著差异可能会在各层中产生许多缺陷，并最终降低器件性能。
另一个挑战是如何将基于硅基氮化镓或硅基磷化铟的组件与基于CMOS的组件共同集成，并创建一个完整的系统。最初，GaN和InP技术将用于实现前端�？橹械墓β史糯笃鳌Ｈ欢�，利用这些化合物半导体的独特性能，也有可能提高低噪声放大器和开关的性能。但最终，校准、控制和波束成形仍然需要CMOS。
通过我们的高级射频计划（包括行业合作伙伴的贡献），我们一直在探索在大尺寸硅晶片上集成氮化镓和磷化铟器件的各种方法，以及如何实现它们与CMOS组件的异构集成。这项工作包括评估不同用例（如固定无线接入等基础设施以及用户设备）的优缺点。
改进射频硅基氮化镓
起始衬底的变化产生了几种不同的氮化镓技术：原生块状衬底氮化镓、SiC基氮化镓和硅基氮化镓。目前，在这三种技术中，SiC基氮化镓的应用最为广泛，并已用于基础设施应用，包括5G基站。与块状GaN技术相比，SiC衬底更具成本效益，而且SiC是一种出色的导热材料，有助于高功率基础设施应用中的散热。但是，SiC衬底的成本高于硅，而且尺寸有限，因此不太适合大规模生产。
相比之下，硅基氮化镓则有可能扩大到200毫米甚至300毫米晶圆。得益于多年来在电力电子领域的创新，在大尺寸硅衬底上集成氮化镓方面已经取得了巨大进展。然而，要确保硅基氮化镓技术适用于最佳射频性能，还需要进一步的改进。主要挑战是提供与SiC基氮化镓相当的大信号和可靠性能，并实现更高的工作频率。要实现这些目标需要：在材料堆栈设计和材料选择方面进一步创新；减少HEMT的栅极长度；抑制寄生现象；以及尽可能降低射频色散。
imec制造射频器件的硅基氮化镓工艺流程首先是将200毫米的硅衬底装入MOCVD反应器中。随后进行外延生长，创建一个包含专有GaN/AlGaN缓冲层、GaN沟道、AlN间隔层和AlGaN势垒的结构。我们从这个外延片上处理了带有TiN肖特基金属栅极的氮化镓（GaN）高电子迁移率晶体管（HEMTs），然后这些晶体管与低温3层铜后端线（BEOL）工艺集成在一起。
最近，我们的硅基氮化镓平台取得了具有竞争力的成果。我们的成功使硅基氮化镓的输出功率和功率附加效率更接近于碳化硅基氮化镓技术。请注意，功率附加效率是评估功率放大器效率的常用指标，因为它考虑了放大器增益对其整体效率的影响。
我们将技术开发与建模相结合，最终将有助于实现硅基氮化镓HEMT更好的性能和可靠性。在最近一次IEDM上，我们推出了一个用于改进射频器件热传输预测的模拟框架。这些模拟显示峰值温度的上升幅度是之前预测的三倍。该模型提供的见解为在开发早期优化射频器件及其布局提供了进一步的指导。
用于6G的硅基InP
对于更高的频率，InP HBT优于GaN HEMT，能更好地权衡输出功率和效率。研究人员对这项技术也非常了解，知道如何设计InP HBT以获得最佳射频性能。然而，制造过程往往涉及直径小于150毫米的InP衬底，以及与CMOS不兼容的类似实验室的工艺。
研究界正在考虑三种升级方法。其中两种依赖于在硅上直接生长InP，第三种则基于晶片重建。与目前使用小尺寸InP衬底的技术相比，这三种方法都有可能提供更具成本效益的生产方法。就性能、成本和异质集成潜力而言，这三种方法各有优缺点。我们评估了它们在各种用例（基础设施以及移动设备）中的优势和挑战。
许多团队在硅上制造InP HBT时采用的一种方法是用应变松弛缓冲层来弥补8%的晶格失配（见图4 (b)）。InP直接生长在缓冲层之上。这种方法可以使用更大尺寸的晶圆，特别是在可以重复使用部分硅的情况下，具有显著的成本优势。然而，这种方法具有挑战性，需要进行优化以降低缺陷密度。
我们摒弃了这种“一揽子”生长方法，提出了纳米桥工程，这是一种能更有效地处理缺陷的替代技术（见图4 (a)）。纳米桥工程涉及在硅衬底上形成的预制沟槽中选择性地生长III-V材料。这些高宽比沟槽在捕获缺陷方面非常有效——缺陷只存在于沟槽底部狭窄的部分——从而能够从沟槽中生长出高质量、低缺陷率的材料。通过过度生长，纳米沟槽向顶部加宽，为器件堆叠奠定了坚实的基础。我们从GaAs/InGaP案例研究中获得的见解，将指导我们对目标InGaAs/InP纳米桥工程HBT器件进行优化。
直接生长的另一种方法是采用晶圆重构技术将InP放置在硅片上（见图4 (c)）。在这种情况下，高质量的InP衬底（无论有无有源层）在晶圆构成过程中被切成块。然后通过晶圆与晶圆键合将这些块贴附到硅晶圆上。这种方法的主要挑战在于材料的有效转移和剩余InP衬底的去除。目前正在考虑几种技术。
实现异构集成
最终，硅基III-V功率放大器必须与基于CMOS的组件相结合，这些组件负责校准和控制等工作。我们正在评估各种异构集成方案，权衡它们在一些使用案例中的优缺点。将不同射频组件集成到系统级封装中的最常见方法是使用先进的层压基板技术。我们正在对此进行优化，使其更适用于更高的频率。在此基础上，我们正在探索更先进的异构集成选项，包括2.5D中介层和3D集成技术。
请注意，当频率超过100 GHz时，天线�？榭级ㄒ迨辗⑵骺捎玫那颉Ｔ谌绱烁叩钠德氏�，天线比前端�？樾�，而前端�？榈某叽缂负醪换崴孀牌德实脑黾佣醴拧Ｔ谡庵智榭鱿�，对于大型天线阵列的配置，一个有趣的选择是将射频前端�？榈奈恢靡频秸罅邢路�。这就是3D集成技术（晶粒到晶�；蚓г驳骄г玻┓⒒幼饔玫牡胤健Ｋ强梢栽谇岸四？楹吞煜吣？橹涫迪侄潭魅返牧印Ｓ�3D集成技术同样重要的是热管理，这对提供有效的散热器至关重要。我们目前正在进行全面的系统技术协同优化分析，以评估一系列3D集成技术，并从系统层面指导技术选择。
对于手持设备来说，天线数量的减少可以放宽限制，一种有趣的方法是采用2.5D中介层技术。这种异质集成方案采用层叠技术，具有光刻定义的连接，可容纳硅通孔，实现III-V族与CMOS组件之间的通信。在这种情况下，III-V器件紧靠CMOS芯片，确保了出色的热管理，因为两个芯片都可以直接接触散热器。这种结构的缺点是只能实现一维波束控制。
如今，我们正在评估2.5D中介层技术的硬件实现，研究衬底、电介质和再分布层的最佳组合，以最大限度地减少损耗。我们在这方面取得的成功包括第一版射频定制硅中介层技术，该技术使用标准硅衬底、铜半加成互连和厚旋涂低κ电介质，即使在100 GHz以上也能表现出极低的互连损耗。
我们最近的升级和集成工作正在取得非常有前景的成果。我们已经证明，硅基GaN和硅基InP将成为下一代高容量无线通信应用的可行技术。
扩展阅读
‘Thermal modeling of GaN & InP RF devices with intrinsic account for nanoscale transport effects,’ B. Vermeersch et al., 2022 International Electron Devices Meeting (IEDM)
‘III-V/III-N technologies for next-generation high-capacity wireless communication,’ N. Collaert et el., 2022 International Electron Devices Meeting
△ 图1：比较发射器架构中CMOS、SiGe和InP器件的功耗与天线数量的函数关系（发布在IEDM 2022）。
△ 图2：（左）固定无线接入（FWA）和（右）用户设备中28 GHz和39 GHz工作频率的输出功率：三种不同技术的比较（如IEDM 2022所示）。
△ 图3：硅基氮化镓基准数据。红色的imec数据是硅基氮化镓器件的最佳数据之一，可与碳化硅基氮化镓数据相媲美（如IEDM 2022所示）。参考文献：[1] H.W. Then et al. IEDM 2020; [2] H.W. Then et al. IEDM 2021; [3] W. Wang et al. J-EDS 2018; [4] Y.C. Lin et al. Micromachines 2020; [5] M. Mi et al. TED 2017; [6] Y. Zhang et al. EDL 2018; [7] K. Harrouche et al. HAL open science, 2020; [8] J.-S. Moon et al. MTTS 2019.
△ 图4：不同硅基InP生长方法的示意图：（a）纳米桥工程；（b）使用应变松弛缓冲层的毯覆生长；（c）晶圆重建。
△ 图5：2英寸InP晶圆和带有InP纳米衬底工程HBT堆栈的300毫米硅晶圆。
△ 图6：300 mm硅晶片的放大图，显示带有InP纳米衬底工程HBT结构的芯片。
△ 图7：集成了InP和CMOS器件以及天线阵列的射频硅插层封装示意图。
| 上一篇：双势垒阳极结构实现0.3... | 下一篇：为什么碳化硅 Cascode ... |
粤公网安备 44030402004706号